余承东：华为半导体设计量产381款τ芯片

驱动中国10月4日消息，华为常务董事、产品投资评审委员会主任、终端BG董事长余承东发布视频称，华为半导体已在手机、AI、通用计算、网络、智能汽车等多个领域完成设计并量产381款τ芯片。

余承东介绍，过去芯片性能提升主要依赖不断缩小的晶体管。随着晶体管尺寸接近物理极限，性能提升越来越难。由于空间存在极限，华为转向“向时间要性能”。芯片完成任务的时间不仅用于计算，还用于数据传输和等待；韬定律的核心思路是减少数据绕行、减少计算等待，用更少时间完成更多任务。

华为公司董事、半导体业务部总裁何庭波在今年5月举行的2026国际电路与系统研讨会主旨演讲中首次提出半导体全新演进路径——“韬（τ）定律”。华为方面介绍，韬定律以“时间（τ）缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延、提升晶体管密度，实现半导体与电子系统持续演进。

华为提出“逻辑折叠（LogicFolding）”等核心技术，并构建贯穿器件、电路、芯片到系统层面的多层级协同优化体系。该体系以系统性降低时间常数τ为目标，推动各层级性能、能效和晶体管密度持续提升。

在器件层面，通过优化晶体管和互连电阻及寄生电容，从物理底层缩微器件级时间常数τ；在电路层面，通过逻辑折叠突破传统平面布局物理边界，缩短关键路径走线长度，降低信号传播电阻和电容负载，提升晶体管密度和电路性能；在芯片层面，通过“软件、架构、芯片”全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流细粒度控制，提高系统级并行度和效率，降低端到端执行时间；在系统层面，定义灵衢总线，重构计算系统互联协议，实现超节点统一内存编址和原生内存语义，降低系统通信时延。

华为方面表示，预计2031年，基于韬（τ）定律的高端芯片晶体管密度将达到1.4纳米制程同等水平。